8篇关于以太网的计算机毕业论文

今天分享的是关于以太网的8篇计算机毕业论文范文, 如果你的论文涉及到以太网等主题,本文能够帮助到你

基于FPGA的高精度ADC测试系统的设计与实现

这是一篇关于高精度ADC,FPGA,FFT算法,DDR3 SDRAM,以太网的论文, 主要内容为模数转换器(Analog-to-digital Convertor,ADC)在集成电路领域中发挥着重要作用,尤其在信号采集系统中扮演着关键角色。一直以来高性能ADC主要依赖海外进口,但随着国内科研机构及广大企业技术水平的不断提升,一些高性能ADC已经完成国产化。为保证高性能ADC芯片设计研发方向的正确性,让其尽可能在集成电路系统中发挥全部性能,需要对高性能ADC芯片的性能参数进行十分严格的测试。实现这一目的具有非常重要的意义,但却面临着诸多挑战。针对传统高精度ADC测试方案的过程复杂、时间长及成本高等问题,本文为此设计并实现基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的高精度ADC测试系统。目的是在下位机硬件测试平台测试条件完备的情况下,通过FPGA开发板连接硬件底层平台与上位机测试软件,在上位机测试软件界面中完成对待测高精度ADC的控制,实现一键点击,自动测试,快速完成高精度ADC的性能参数测试,提高测试效率,降低测试成本及测试过程复杂度,同时保证测试结果准确度。首先在硬件方面,根据典型16位高精度ADC芯片ADS8688A的芯片手册要求设计其外围电路并制作评估板,为芯片的正常工作提供良好的外部条件。同时在FPGA中设计实现高精度ADC的数据采集控制、DDR3 SDRAM的读写控制、动态参数计算数据通路、异步先入先出队列(First Input First Output,FIFO)及以太网通信控制等逻辑电路,完成数据的采集、存储、计算及传输。其次在软件方面,测试系统上位机界面基于Visual Studio 2019开发环境,使用C#语言设计对硬件平台的控制指令软件,对测试过程发出控制指令,自动完成性能参数测试并显示。最后,测试系统使用所制作的高精度ADC评估板做测试案例,对系统进行总体测试,测试结果对比其芯片手册,验证测试系统的可靠性和正确性。本测试系统基于FPGA相对于传统测试方案有以下三个优点:第一,FPGA器件的自身价格相对于一般的测试设备的价格要低,降低测试成本。第二,FPGA具有可重复编程的特性,可以增加测试系统的灵活性,同时集成流水线设计原则的快速傅里叶变换(Fast Fourier Transform,FFT)算法逻辑,在硬件层面快速完成动态性能参数计算。第三,利用FPGA开发板中的丰富资源,通过板载DDR3 SDRAM及千兆以太网口可以实现高精度ADC产生的大量数据的快速保存和传输,进一步提高测试效率。上述三个优点使得基于FPGA结合上位机测试软件的高精度ADC测试系统相比于传统的台式仪器测试系统、单板搭建的测试系统及基于自动测试设备(Automatic Test Equipment,ATE)的测试系统具有更明显的成本优势和更高的实际应用价值。

基于FPGA的以太网和DP总线的分时复用光传输系统设计

这是一篇关于光纤通信,以太网,DP总线,FPGA,LabVIEW的论文, 主要内容为工业控制现场随工业自动化、信息化发展的需要,近些年来DP通信和以太网通信技术凭借高速、可靠、经济等优点广泛应用于复杂的分布式工业控制现场,使用传统的电缆作为信息传输的介质很难满足对传输带宽、速度和抗干扰要求较高的工业现场,随着光纤通信技术应用成本降低,采用光纤就很容易满足工业控制现场对数据传输的可靠性、速率和带宽等要求。本文提出DP通信与以太网通信以多路复用方法实现在同一条光纤上的数据传输,由此提升了数据传输能力、降低了传输线路成本,此研究对于解决多协议技术的混合工业现场控制数据传输具有实际意义。本文首先通过阅读大量相关文献资料,对现场总线技术、光纤传输技术以及多路复用技术的发展和研究成果有了较深刻的理解,在此基础上提出了以太网和DP总线多路复用的光传输通信系统的任务目标。然后根据多路复用光传输系统的原理结合系统任务目标设计出整体架构,选择并行处理的FPGA作为主控芯片进而提升数据的处理能力,发送端FPGA接收到以太网和DP数据帧先做缓存,分时复用技术将以太网数据帧和通过协议转换技术将DP数据帧转换成以太网数据帧组合成新的TDM帧,根据指定时隙传输一个完整的数据帧;再通过光电模块实现光/电信号的相互转化,转换后的光脉冲信号在光纤中传输;接收端FPGA通过解复用技术将数据帧按照不同的协议进行发送。接下来针对系统功能需求进行电路模块设计,主要包括主控芯片外围电路、供电电路、光传输模块电路、以太网通信接口电路和DP通信接口电路设计。软件设计主要包括基于FPGA的以太网和DP总线的分时复用系统的软件设计以及上位机的程序设计,基于QuartusⅡ开发环境通过Verilog语言编程实现以太网和DP总线协议数据的分时复用传输功能;上位机部分为基于Lab VIEW软件设计开发的数据传输监控界面,主要通过上位机UDP控制和读取VISA控制来完成对以太网与DP协议的数据波形的观测、数据存储、显示以及系统异常报警等功能。最后根据所设计出的电路及选取的器件制作出系统实物,以便对通信系统进行综合测试。首先对系统硬件电路的电源模块和外围电路进行测试,确保正常后利用Signal TapⅡ捕获和显示实时信号进行FPGA程序的功能验证;然后对系统发送数据,将接收到的数据在上位机上得以比对、存储、显示和预警;最后采用逐步增加数据流的方法进行性能测试,测试结果表明可以达到本文设计的高速传输速率要求,具有一定的应用价值。

基于Cortex-M3的以太网SoC的设计与验证

这是一篇关于Cortex-M3,以太网,SoC,软硬件协同的论文, 主要内容为随着互联网技术的飞速发展以及个人计算机的广泛使用,支持PCIe的以太网网卡芯片变得不可或缺。本文依托“支持PCIe的以太网网卡芯片”项目,根据项目指标要求,实现的以太网芯片需要集成以太网控制器和PCIe控制器,包含以太网PHY和PCIe PHY,能够支持IEEE802.3协议及GMII接口传输并含有PCIe金手指,能够实现以太网数据包的正确收发并具备远程唤醒和功耗管理的功能。本文研究基于软硬件协同的思想,在硬件方面,首先完成以太网SoC系统总体架构设计、Cortex-M3架构设计及以太网MAC控制器设计,然后根据设计的架构使用Verilog语言对MAC事务层、低功耗模块、总线矩阵和存储模块进行逻辑实现。其中低功耗的实现通过软件程序的控制和硬件功耗管理模块的支持,不需要改变介质访问控制器的结构,逻辑实现简单。此外针对Cortex-M3所连外设及分配的地址来设计总线矩阵,并采取固定优先级的分布式仲裁方式,能够提升系统性能。在软件方面,基于GCC工具链,使用CMSIS工具包编写了上电初始化程序和四个中断处理子程序。通过编写软件程序进行系统控制,具有实现简单和执行速度快的优点,并且仅修改硬件地址后便可实现程序的复用,可移植性好。本论文研究基于UVM验证方法学,使用VIP搭建了系统验证环境,对设计的各个硬件模块进行验证,通过检视信号的波形并结合代码反汇编文件,确认各模块功能都正确;因系统验证复杂度较高,仅对系统进行回环验证,通过以太网侧成功发送和接收到数据包,并且数据内容比对一致,最终确认SoC系统功能的正确性。

基于FPGA的以太网和DP总线的分时复用光传输系统设计

基于DSP的数据采集系统设计与开发

这是一篇关于状态检修,数据采集,DSP,SPI,以太网,W5100的论文, 主要内容为在水电机组维护检修中，相对于传统的周期性检修，状态检修可以为发电企业带来巨大的经济效益和社会效益。作为状态检修的必要组成部分，数据采集系统的性能日益受到人们的重视。针对机组状态检修的需求特性设计开发出一套高性能的数据采集系统一直是工程应用的重要研究工作之一。本文针对水电控制设备状态检修的需求，根据数据采集系统的组成原理和性能要求，设计了一套以TMS320F2812芯片为核心处理器，具有高精度模数转换和快速以太网通讯接口的数据采集系统。本文设计了数据采集系统的硬件平台：详细设计了F2812芯片的外围电路，包括电源电路、时钟电路和外接RAM扩展电路等；论述了采用SPI总线技术的优点；完成了A/D模块、开关量测量模块和频率测量模块等系统主要模块的设计；根据TCP/IP协议和以太网技术的通信特点，在分析了TCP/IP协议的实现方法之后，采用了硬件集成TCP/IP协议的网络芯片W5100作为系统与PC机进行网络通讯的解决方案。本文设计了基于CCS平台的数据采集系统软件，分析了系统主程序、中断系统和CMD文件等三个方面在系统软件设计中的特点，分模块详细论述了系统各个主要功能的程序实现，包括系统初始化、测量模块、输出模块和以太通讯模块等。本文设计开发的数据采集系统，经过测试，各项功能和性能指标都能很好地满足实际需要。

基于IEEE 1588v2协议的工业控制网络时钟同步系统设计与实现

这是一篇关于以太网,时钟同步,IEEE 1588,树型拓扑结构,线型拓扑结构的论文, 主要内容为随着现代信息技术的快速发展,工业现场控制网络正逐渐向分散化和智能化方向发展。然而,传统的现场总线技术已经无法满足这些新的需求。以太网凭借其开放性和高带宽得到了快速发展,但由于其实质是异步,导致设备之间无法实现高精度的协同控制。因此,在工业现场控制网络中研究各控制终端的时钟同步技术对于分布式多节点协同控制具有重要的现实意义。本文通过对比分析现有多种时钟同步技术发现,IEEE 1588协议能够在不改变现有工业以太网架构的基础上,实现网络中各节点的精密时钟同步,并且可以通过频率补偿进一步提高同步精度。此外,对于工业现场控制网络,其网络规模比较小,拓扑结构以树型拓扑和线型拓扑为主。针对以上特征,本文的主要研究内容如下:(1)针对树型拓扑结构的工业控制网络,考虑了各节点之间的独立性,从而导致节点之间的时钟偏差呈发散性增长的问题,本文设计了基于FPGA的树型拓扑结构时钟同步系统。采用FPGA作为主从节点控制器,通过IEEE 1588v2协议栈,进而实现各节点的时钟同步,主要包括IEEE 1588报文识别模块、时间戳标记模块等。为了解决所提出的节点之间时钟频率不一致问题,设计了动态频率补偿模块,采用动态频率补偿算法对本地系统时钟进行时钟相位的调整。仿真结果表明,采用的动态频率补偿算法显著降低了各节点之间的时钟偏差。(2)在线型拓扑结构的工业控制网络中,针对多跳路由带来的各节点时钟不一致性问题,本文设计了基于FPGA的线型拓扑结构时钟同步系统。该系统在树型拓扑结构时钟同步系统的基础上,采用FPGA作为从节点控制器,通过IEEE 1588v2协议栈实现各节点的时钟同步,主要包括报文识别模块、时间戳标记模块等。为了减小由于多跳造成的主从节点和从从节点之间的时钟偏差,本文首先实现了数据转发模块,使各从节点之间通过数据转发与数据解析并行的方式进行传输,降低了数据多跳带来的延时不确定性。然后,通过构建本地时钟调节模块,传输延时、时钟偏移测量模块以及动态频率补偿算法模块等,进而实现了频率可微调的系统时钟、补偿传输延时等功能。此外,通过仿真测试,验证采用方法的可行性。(3)本文搭建了基于FPGA的时钟同步系统测试平台。针对树型拓扑和线型拓扑结构的时钟同步系统进行实际测试,主控设备周期性发送同步报文对系统进行同步,同时,周期性发送控制指令报文,将各节点与主节点的时钟偏差带回主控设备进行分析。实验结果表明,在一主多从结构的树形拓扑结构和线性拓扑结构网络中,各个节点之间的时钟同步精度可以达到ns级,本文设计的时钟同步系统能够满足工业控制领域对时钟同步精度的需求。

飞机铁鸟试验台座舱控制盒信息通信设计与开发

这是一篇关于铁鸟,通信构架设计,报文处理,以太网,UFCP的论文, 主要内容为铁鸟试验环境作为现代先进飞机研制过程中不可或缺的全尺寸半物理仿真试验平台,其研制应用是整个飞机研制过程中至关重要的一环。座舱控制盒是铁鸟试验环境中的人机交互设备,试验时飞行员要借助这些人机交互设备与航电、飞控等子系统进行实时通信。本文针对某型机铁鸟试验环境的研制任务需求,选择CAN接口的模拟座舱控制盒,通过CAN转以太网接口设备,采用以太网UDP协议开发了座舱控制盒通信控制软件,以完成座舱控制盒与航电系统、飞控系统等实时通信,实现铁鸟试验环境的人机接口,验证飞机系统的飞行品质。同时完成虚拟UFCP设备的软件开发,以方便测试应用,加快铁鸟研发进度。具体研究内容如下:首先,介绍某型铁鸟试验环境的系统组成及各子系统的功能,对铁鸟座舱控制盒设备的特性进行分析。根据铁鸟系统对通信品质的实时性、可靠性等要求,设计了三种通信架构方案,经对比分析,最终选择采用嵌入式控制器的分布式通信架构方案,并选择CAN+以太网的通信网络组合。其次,对座舱控制盒通信控制软件开发所需的通讯协议进行分析,在VC6.0开发环境下,运用C++编程语言对通信控制软件进行开发。通信控制软件采用模块化设计方法,分为通信、控制、报文处理三部分程序,各程序间通过报文解析与生成后的数据相互关联。再次,对于使用频率最高的座舱控制盒设备正前方控制面板(UFCP),在VC6.0开发环境下,运用C++MFC类库对UFCP进行虚拟设备软件开发。虚拟UFCP采用模块化设计方法,分为显示程序和控制程序,整个虚拟UFCP封装为一个C++类,便于航电模拟器添加使用。最后,论述了座舱控制盒通信控制软件、虚拟UFCP软件在开发过程中的测试试验以及开发完成后的系统联调试验。试验结果表明,座舱控制盒通信控制软件、虚拟UFCP软件运行正常,达到预期通信效果,满足使用条件。目前,通信控制软件及虚拟UFCP软件均完成试验验收,并已投入铁鸟系统实际试验应用。