用于实时定位的IMGP图像处理器的验证与实现
这是一篇关于硬件加速,功能验证,UVM,物理实现,功耗优化的论文, 主要内容为随着半导体行业设计、器件、工艺的高速发展,集成电路的规模也不断增大。尤其在图像处理领域方面,既要求高分辨率、高实时性、高精度的处理能力,又要具备小型化和低功耗特性,这给嵌入式图像处理系统架构设计提出了巨大的挑战。为了实现嵌入式图像处理系统最优化设计,兼顾性能、功耗和面积,采用专用集成电路(Application Specific Integrated Circuit,ASIC)设计模式对特定图像算法进行硬件加速是业界主流解决方案。但ASIC设计模式开发周期长、流片风险高,所以针对其功能验证和物理实现的研究,具有十分重要的现实意义。本论文将对一款IMGP图像处理器芯片进行完备高效的功能验证和物理设计,然后针对芯片的功耗热点,提出相应的功耗优化思路和具体方案,进一步降低芯片布局布线后的功耗。本文的主要研究内容和成果如下:(1)通过对IMGP图像处理算法和芯片功能结构的深入分析,分解和提取测试功能点;设计和实现基于通用验证方法学(Universal Verification Methodology,UVM)的功能验证平台,包括构建功能验证所需的算法参考模型,设计用于仿真结果自动比较的计分板组件等等;采用定向和随机测试用例相结合的方式,完成对IMGP图像处理器子系统的功能验证工作。(2)结合IMGP图像处理器设计规范、模块分布、数据通路和时序约束,完成了芯片的布局布线和时钟树综合设计,并对其中出现的布线拥塞和时钟偏斜问题进行了优化改进,最后对布局布线后设计版图进行了完备的时序验证、物理验证和功耗分析,解决了验证过程中出现的时序违例和设计规则违例问题。(3)根据芯片物理设计后的功耗仿真结果,针对存储单元和时钟树网络单元等功耗热点,结合对IMGP图像处理器应用场景和数据处理的分析,提出了基于图像特性的行缓存单元功耗优化方案和基于数据处理的时钟关断功耗优化方案。总体而言,与上一个版本基于Verilog语言的验证环境搭建效率相比,基于UVM方法学的IMGP图像处理器子系统验证平台构建周期从原来的2周缩短为2天,极大提高了开发效率。在功能验证回归测试之后,设计代码覆盖率达到99.84%,功能覆盖率达到100%。IMGP图像处理器物理实现的最终版图面积为2.75mm2,静态IR Drop最大为电源电压的0.04%,时序检查和物理验证全部通过,达到了功能验证和物理设计的签核条件,保障了芯片的成功流片。功耗仿真结果显示,在采用本文提出的功耗优化方案后,IMGP图像处理器芯片解码模式下的总功耗为6.887mW,相较于原有设计方案,存储单元功耗降低了 23.3%,时钟树网络单元功耗降低了 35.6%,总功耗降低了 18.8%,表明功耗优化效果较为显著。
基于无透镜成像的细胞识别与计数算法及加速系统研究
这是一篇关于无透镜成像系统,全息重建,ZYNQ,硬件加速的论文, 主要内容为对生物细胞进行形态特征检测和分析能够为生命科学以及临床诊断领域提供技术支持。无透镜成像系统因其具有体积小、成本低以及操作简单的优势,可在资源匮乏或偏远地区代替大型显微镜实现疾病的诊断、预防等应用。由于无透镜成像系统存在成像分辨率低的问题,采用传统图像处理算法不能满足实际应用需求,因此研究该系统下细胞图像的识别与计数算法具有重要意义。本文针对无透镜成像系统存在的问题,提出一种适用于低分辨率细胞图像的识别与计数算法,并完成了基于ZYNQ平台的加速系统实现。首先分析了同轴数字全息成像技术的原理,根据本研究的需求确定了全息重建的方法。其次,根据成像过程中难以获得细胞样本精确焦平面的问题,提出了基于改进的提升小波变换算法的自动判焦函数,同时通过引入自适应步长搜索方法来满足计算中实时性的需求。然后,设计了一种适用于全息重建图像的细胞分割和计数方法,并利用无透镜成像系统采集大量细胞样本来对算法进行测试。测试结果表明,本文方法对于类球型细胞的平均识别准确率可达95.4%,平均误差为4.6%。相较于传统算法,本文算法重建出的图像在基于能量梯度和方差值的评价指标上均有明显提升。为进一步缩小无透镜成像系统的体积和降低其成本,本文完成了细胞识别与计数算法的加速系统实现。基于软硬件协同设计的思想对算法进行软硬件模块的划分,其中软件模块通过移植嵌入式Linux系统和OpenCV函数库来实现,硬件模块则基于流水线设计的思想,利用Verilog HDL语言对算法进行硬件语言描述,实现了自动判焦模块的硬件加速。对各模块在Xilinx Vivado中完成仿真验证后,基于FACE-Z7硬件开发平台搭建了系统验证工程,并对系统平台进行了测试与分析。硬件测试结果表明,在100M系统时钟下,本文设计的加速系统处理单帧图像的速度为75.85ms,相较于PC平台速度提升了 2.18倍,相较于ARM平台获得了 3.75倍的加速比,同时硬件计算结果与软件计算结果相同,能够满足设计需求。
基于FPGA的机器视觉研究——织物疵点检测系统的设计与实现
这是一篇关于机器视觉,FPGA,织物疵点检测,硬件加速的论文, 主要内容为近些年来机器视觉的应用范围在迅速扩大,正逐步渗透于我们生活的各个领域。基于机器视觉技术的织物疵点检测已成为目前织物检测领域发展的一个重要方向。由于图像检测处理要求速度快,运算量大,传统串行指令结构处理器已经很难满足高速实时图像的采集与检测。如何利用硬件提升图像检测处理的性能已成为一个热点问题。 随着微电子技术的快速发展,高性能的现场可编程门阵列器件FPGA给机器视觉系统的设计带来了一种崭新方法。由于FPGA具备硬件结构可根据应用进行重构的特点,可以将图像处理算法由传统的软件串行实现改为硬件并行实现,并且很容易通过提高设计的并行度来增加运算的吞吐量,非常适合图像处理等计算密集型操作,利用单指令多数据(SIMD)等运算结构可以显著加速处理。 本文提出一种采用机器视觉技术进行织物疵点实时检测的实现方案,从硬件的角度来实现织物的疵点检测算法。目标是实现对高速采集到的织物图像进行实时的疵点检测。整个系统包括检测系统平台的设计和织物图像检测算法的设计,全部由FPGA内部可编程逻辑资源实现。对FPGA的设计主要包括Camera Link图像采集接口设计,SRAM图像缓存接口设计,疵点检测算法设计,VGA显示接口设计以及串口通信接口的设计等。其中,在对算法的硬件实现时充分利用FPGA的结构特点进行灵活改进,并在运算模块中加入多级流水线提高系统工作频率,使得算法在FPGA中的实现效率更高。 本文以QUARTUS II作为设计工具,以硬件描述语言VHDL作为设计输入,并结合仿真工具Modsim6.1f进行仿真,完成了整个系统的设计。采用Altera公司的Cyclone II系列FPGA芯片EP2C35F进行了功能验证。结果表明,系统能够准确的采集到织物图像并进行疵点检测,在时间和功能上都达到了预期设计目标。
基于FPGA的机器视觉研究——织物疵点检测系统的设计与实现
这是一篇关于机器视觉,FPGA,织物疵点检测,硬件加速的论文, 主要内容为近些年来机器视觉的应用范围在迅速扩大,正逐步渗透于我们生活的各个领域。基于机器视觉技术的织物疵点检测已成为目前织物检测领域发展的一个重要方向。由于图像检测处理要求速度快,运算量大,传统串行指令结构处理器已经很难满足高速实时图像的采集与检测。如何利用硬件提升图像检测处理的性能已成为一个热点问题。 随着微电子技术的快速发展,高性能的现场可编程门阵列器件FPGA给机器视觉系统的设计带来了一种崭新方法。由于FPGA具备硬件结构可根据应用进行重构的特点,可以将图像处理算法由传统的软件串行实现改为硬件并行实现,并且很容易通过提高设计的并行度来增加运算的吞吐量,非常适合图像处理等计算密集型操作,利用单指令多数据(SIMD)等运算结构可以显著加速处理。 本文提出一种采用机器视觉技术进行织物疵点实时检测的实现方案,从硬件的角度来实现织物的疵点检测算法。目标是实现对高速采集到的织物图像进行实时的疵点检测。整个系统包括检测系统平台的设计和织物图像检测算法的设计,全部由FPGA内部可编程逻辑资源实现。对FPGA的设计主要包括Camera Link图像采集接口设计,SRAM图像缓存接口设计,疵点检测算法设计,VGA显示接口设计以及串口通信接口的设计等。其中,在对算法的硬件实现时充分利用FPGA的结构特点进行灵活改进,并在运算模块中加入多级流水线提高系统工作频率,使得算法在FPGA中的实现效率更高。 本文以QUARTUS II作为设计工具,以硬件描述语言VHDL作为设计输入,并结合仿真工具Modsim6.1f进行仿真,完成了整个系统的设计。采用Altera公司的Cyclone II系列FPGA芯片EP2C35F进行了功能验证。结果表明,系统能够准确的采集到织物图像并进行疵点检测,在时间和功能上都达到了预期设计目标。
基于无透镜成像的细胞识别与计数算法及加速系统研究
这是一篇关于无透镜成像系统,全息重建,ZYNQ,硬件加速的论文, 主要内容为对生物细胞进行形态特征检测和分析能够为生命科学以及临床诊断领域提供技术支持。无透镜成像系统因其具有体积小、成本低以及操作简单的优势,可在资源匮乏或偏远地区代替大型显微镜实现疾病的诊断、预防等应用。由于无透镜成像系统存在成像分辨率低的问题,采用传统图像处理算法不能满足实际应用需求,因此研究该系统下细胞图像的识别与计数算法具有重要意义。本文针对无透镜成像系统存在的问题,提出一种适用于低分辨率细胞图像的识别与计数算法,并完成了基于ZYNQ平台的加速系统实现。首先分析了同轴数字全息成像技术的原理,根据本研究的需求确定了全息重建的方法。其次,根据成像过程中难以获得细胞样本精确焦平面的问题,提出了基于改进的提升小波变换算法的自动判焦函数,同时通过引入自适应步长搜索方法来满足计算中实时性的需求。然后,设计了一种适用于全息重建图像的细胞分割和计数方法,并利用无透镜成像系统采集大量细胞样本来对算法进行测试。测试结果表明,本文方法对于类球型细胞的平均识别准确率可达95.4%,平均误差为4.6%。相较于传统算法,本文算法重建出的图像在基于能量梯度和方差值的评价指标上均有明显提升。为进一步缩小无透镜成像系统的体积和降低其成本,本文完成了细胞识别与计数算法的加速系统实现。基于软硬件协同设计的思想对算法进行软硬件模块的划分,其中软件模块通过移植嵌入式Linux系统和OpenCV函数库来实现,硬件模块则基于流水线设计的思想,利用Verilog HDL语言对算法进行硬件语言描述,实现了自动判焦模块的硬件加速。对各模块在Xilinx Vivado中完成仿真验证后,基于FACE-Z7硬件开发平台搭建了系统验证工程,并对系统平台进行了测试与分析。硬件测试结果表明,在100M系统时钟下,本文设计的加速系统处理单帧图像的速度为75.85ms,相较于PC平台速度提升了 2.18倍,相较于ARM平台获得了 3.75倍的加速比,同时硬件计算结果与软件计算结果相同,能够满足设计需求。
用于实时定位的IMGP图像处理器的验证与实现
这是一篇关于硬件加速,功能验证,UVM,物理实现,功耗优化的论文, 主要内容为随着半导体行业设计、器件、工艺的高速发展,集成电路的规模也不断增大。尤其在图像处理领域方面,既要求高分辨率、高实时性、高精度的处理能力,又要具备小型化和低功耗特性,这给嵌入式图像处理系统架构设计提出了巨大的挑战。为了实现嵌入式图像处理系统最优化设计,兼顾性能、功耗和面积,采用专用集成电路(Application Specific Integrated Circuit,ASIC)设计模式对特定图像算法进行硬件加速是业界主流解决方案。但ASIC设计模式开发周期长、流片风险高,所以针对其功能验证和物理实现的研究,具有十分重要的现实意义。本论文将对一款IMGP图像处理器芯片进行完备高效的功能验证和物理设计,然后针对芯片的功耗热点,提出相应的功耗优化思路和具体方案,进一步降低芯片布局布线后的功耗。本文的主要研究内容和成果如下:(1)通过对IMGP图像处理算法和芯片功能结构的深入分析,分解和提取测试功能点;设计和实现基于通用验证方法学(Universal Verification Methodology,UVM)的功能验证平台,包括构建功能验证所需的算法参考模型,设计用于仿真结果自动比较的计分板组件等等;采用定向和随机测试用例相结合的方式,完成对IMGP图像处理器子系统的功能验证工作。(2)结合IMGP图像处理器设计规范、模块分布、数据通路和时序约束,完成了芯片的布局布线和时钟树综合设计,并对其中出现的布线拥塞和时钟偏斜问题进行了优化改进,最后对布局布线后设计版图进行了完备的时序验证、物理验证和功耗分析,解决了验证过程中出现的时序违例和设计规则违例问题。(3)根据芯片物理设计后的功耗仿真结果,针对存储单元和时钟树网络单元等功耗热点,结合对IMGP图像处理器应用场景和数据处理的分析,提出了基于图像特性的行缓存单元功耗优化方案和基于数据处理的时钟关断功耗优化方案。总体而言,与上一个版本基于Verilog语言的验证环境搭建效率相比,基于UVM方法学的IMGP图像处理器子系统验证平台构建周期从原来的2周缩短为2天,极大提高了开发效率。在功能验证回归测试之后,设计代码覆盖率达到99.84%,功能覆盖率达到100%。IMGP图像处理器物理实现的最终版图面积为2.75mm2,静态IR Drop最大为电源电压的0.04%,时序检查和物理验证全部通过,达到了功能验证和物理设计的签核条件,保障了芯片的成功流片。功耗仿真结果显示,在采用本文提出的功耗优化方案后,IMGP图像处理器芯片解码模式下的总功耗为6.887mW,相较于原有设计方案,存储单元功耗降低了 23.3%,时钟树网络单元功耗降低了 35.6%,总功耗降低了 18.8%,表明功耗优化效果较为显著。
基于FPGA的实时目标检测及跟踪设计与实现
这是一篇关于FPGA,目标跟踪,Camshift算法,图像处理,硬件加速的论文, 主要内容为目标检测与跟踪是计算机视觉的重要研究方向,在安防监控、人机交互以及赛事直播等领域具有较高应用价值。近年来,随着智慧城市建设步伐不断加快,智能监控等设备应用环境复杂多变,系统环境适应性、抗干扰性、实时性以及高清视频等需求日益显著,加上嵌入式平台功耗以及成本限制,导致系统处理性能很难满足需求。FPGA作为一种低功耗,高并行度的灵活可编程器件,在数据传输与处理方面具有较高性能,是图像处理算法的理想加速平台。本文使用FPGA平台搭建了一套高清实时目标检测与跟踪系统,同时具备上位机传输、视频超远距离传输等功能。针对FPGA硬件开发平台,使用大量并行流水线设计实现了低延时的高清视频目标检测与跟踪算法。论文主要完成以下几个方面工作:(1)在充分调研本设计应用需求后选用FPGA作为开发平台,提出系统硬件设计功能架构,完成需求定制与硬件板卡设计,针对功能需求完成摄像头与HDMI两种视频传输、上位机以太网数据通信逻辑设计,增加板间光纤视频传输功能提高系统灵活性。(2)采用Sobel边缘检测融合三帧帧差法以及形态学滤波算法克服目标快速运动、光照、噪声等干扰对检测带来的影响。(3)针对Mean shift算法跟踪区域无法自适应,本设计选用Camshift目标跟踪算法并对其作出改进,简化跟踪框计算并在模板提取时引入自适应权重,加速算法迭代收敛。模板提取与跟踪过程中,为减小光照影响将色彩空间转换为HSV空间,使用H分量作为色彩特征。(4)针对目标快速移动以及遮挡等干扰情况下改进Camshift目标跟踪算法,融合Kalman滤波预测算法,使用巴氏距离作为遮挡判别,非遮挡时使用Kalman滤波算法预测调整下一帧Camshift算法搜索区域,减小迭代计算量;遮挡时使用Kalman预测结果跟踪,提高跟踪准确性。实验结果表明,系统可实现高清视频目标检测与跟踪功能,且具有较强抗干扰能力,在1920×1080分辨率下理论跟踪帧率可达98.17帧/秒,对1080p@60Hz以及多种分辨率视频输入下平均跟踪重叠率达到84.68%。
基于FPGA的机器视觉研究——织物疵点检测系统的设计与实现
这是一篇关于机器视觉,FPGA,织物疵点检测,硬件加速的论文, 主要内容为近些年来机器视觉的应用范围在迅速扩大,正逐步渗透于我们生活的各个领域。基于机器视觉技术的织物疵点检测已成为目前织物检测领域发展的一个重要方向。由于图像检测处理要求速度快,运算量大,传统串行指令结构处理器已经很难满足高速实时图像的采集与检测。如何利用硬件提升图像检测处理的性能已成为一个热点问题。 随着微电子技术的快速发展,高性能的现场可编程门阵列器件FPGA给机器视觉系统的设计带来了一种崭新方法。由于FPGA具备硬件结构可根据应用进行重构的特点,可以将图像处理算法由传统的软件串行实现改为硬件并行实现,并且很容易通过提高设计的并行度来增加运算的吞吐量,非常适合图像处理等计算密集型操作,利用单指令多数据(SIMD)等运算结构可以显著加速处理。 本文提出一种采用机器视觉技术进行织物疵点实时检测的实现方案,从硬件的角度来实现织物的疵点检测算法。目标是实现对高速采集到的织物图像进行实时的疵点检测。整个系统包括检测系统平台的设计和织物图像检测算法的设计,全部由FPGA内部可编程逻辑资源实现。对FPGA的设计主要包括Camera Link图像采集接口设计,SRAM图像缓存接口设计,疵点检测算法设计,VGA显示接口设计以及串口通信接口的设计等。其中,在对算法的硬件实现时充分利用FPGA的结构特点进行灵活改进,并在运算模块中加入多级流水线提高系统工作频率,使得算法在FPGA中的实现效率更高。 本文以QUARTUS II作为设计工具,以硬件描述语言VHDL作为设计输入,并结合仿真工具Modsim6.1f进行仿真,完成了整个系统的设计。采用Altera公司的Cyclone II系列FPGA芯片EP2C35F进行了功能验证。结果表明,系统能够准确的采集到织物图像并进行疵点检测,在时间和功能上都达到了预期设计目标。
本文内容包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主题。发布者：毕设工厂 ，原文地址：https://bishedaima.com/lunwen/48713.html
