基于异构SoC的多通道电池组管理平台设计与实现
这是一篇关于电池组,并行化,数据采集与传输,FPGA,ARM的论文, 主要内容为随着社会经济的发展,汽车已经成为人们日常生活中不可缺少的交通工具,但是随着人们环保意识的提升,人们渐渐意识到汽车在为人们带来生活便利的同时,也对人们赖以生存的环境带来了污染,且人们不得不面临石油资源日益短缺的现状。由于上述环境与资源问题,电车等新能源汽车进入大家的视野,且获得了极高的关注度,越来越多的人开始青睐于更加环保和节能的电车,电车的发展前景更加明朗。而电车中最为核心的部分就是它的动力来源——电池,实时掌握电池的相关数据对于电池的维护以及相关充放电操作有着十分重要的意义。而目前现存的电池组管理系统只能实现对单通道进行信息采集与充放电控制的功能,效率比较低,对已有的硬件资源利用率低,不满足工业生产高效率高资源利用率的要求;其次,不能适用于多类型数据采集设备,普适效果差,不满足工业生产中支持多类型采集设备的需求;最后,由于系统内部设计的缺陷,测试过程中出现了数据丢失的问题。为解决以上这些问题,本文提出基于单通道系统的多通道电池组管理平台,实现多通道并行化进行数据传输与控制的需求,以提高数据处理的效率与板载资源利用率。同时针对不同类型的数据采集设备制定不同的数据采集方案,使得该平台可支持3种不同类型的数据采集设备独立地进行数据采集与传输。最后针对测试过程中数据丢失的问题进行细节排查,确定该问题是由于数据缓存空间不足与数据更新频率过快导致,根据此结果对平台进行了更新和优化。为实现多通道电池组管理平台的架构搭建与功能实现任务,本论文选用具有高并行度与低功耗特性的Xilinx 7000系列开发板ZedBoard(ARM+FPGA)为实验平台,利用现有硬件资源实现多通道架构搭建,并基于该架构进行软件功能定义与实现,在原有平台的基础上提升了系统并行度,扩大了适用范围,改进了原有平台的缺陷与不足,使系统的整体性能有了较大的提升。本文设计主要分成三部分,即多通道平台架构设计、数据传输方案设计以及数据采集方案设计,并针对多通道平台并行处理的特性,增设通道独立性设计与安全机制设计。首先,本文基于原有的单通道平台以及现有硬件资源的使用情况进行分析,在最大化利用现有资源的前提下,针对三种不同类型的数据采集设备,设计了每类设备4路通道,共计12路通道的并行架构。其次,基于此硬件架构,结合异构SoC的计算特点,设计了多协议簇的数据传输方案,实现了命令下传与数据上传的功能,同时针对不同类型的数据采集设备修改了数据帧的格式,总结出不同的数据采集方案。然后,进行了通道独立性设计以保证各个通道互不干扰地进行数据处理,并增设安全机制设计以防止用户误操作损坏电池性能,最后对该平台进行了各项功能测试,并对实验结果进行了分析、评估与针对时延的优化。本文对已有的单通道电池管理平台进行了架构升级与功能丰富,具有较高的应用价值,本设计中提出的并行处理架构还可以广泛应用于其他数据计算量大、复杂度高的应用场景,以加快数据处理效率、提升应用性能等。
Ka频段8发8收信道模拟系统设计与验证
这是一篇关于FPGA,MIMO,XPI,微波,信道模拟系统的论文, 主要内容为为了满足大容量无线通信业务需求,微波通信成为通信领域研究的热点之一。微波通信系统性能与信道环境密切相关,而模拟多输入多输出(Multiple Input Multiple Output,MIMO)和交叉极化干扰(Cross Polarization Interference,XPI)信道环境是困难的。本文设计了一种Ka频段信道模拟系统,能够模拟38GHz频段下的信道传输特性,以验证通信设备的功能和性能,从而提高微波通信系统的研发效率。本文针对Ka频段8发8收信道模拟系统的研制展开研究,具体包括:第一,调研了信道模拟在国内外的发展现状和市场产品现状。简要概述了传输信道对微波通信系统的影响和信道模拟系统的国内外研究现状,明确本文的研究意义;并分析了微波传播损耗、多径效应和噪声特性等传输特性,为信道模拟系统的设计提供理论依据。第二,分析了信道模拟系统的应用场景和指标需求。根据模拟的MIMO和XPI信道场景,给出了信道模拟系统的软硬件架构和基带的信道模拟实现方法;同时,对系统通道同步、带内平坦和通道隔离等问题进行了分析,并提出了同源时钟、LMS自适应补偿和合理的结构规划等解决方式,使系统具备可实现性。第三,完成了信道模拟系统软硬件的设计与实现。首先基于超外差和带通采样结构,完成了信道模拟系统的硬件平台设计,包含射频前端和数字基带部分。其次,针对信道模拟系统子信道波形和噪声波形进行了仿真设计和FPGA实现。最后在ARM处理器中完成软件平台设计,并给出了软件开发流程,使系统具备可重构性,缩短了开发周期。第四,验证了38GHz下8发8收信道模拟系统的性能。使用标准仪器对该信道模拟系统进行测试,结果表明:各通道在224MHz带宽内的带内平坦度均小于2d B,通道之间隔离度均大于60d B,相位噪声均小于-124d Bc@1MHz,在112MHz带宽内4096QAM调制信号的SNR达到54d B、EVM小于0.2%,且能够实现8×8多径信道模拟。测试结果表明,各项指标均满足设计要求。本文研究了Ka频段信道模拟系统的软硬件设计,支持自定义信道模拟器参数配置,具备良好的信道模拟性能。本文简化了通信设备测试流程,对信道模拟系统的工程实现具有指导意义。
基于FPGA的声传感阵列数据采集处理系统研究
这是一篇关于声学阵列,FPGA,定向拾音,视听一体,光纤分布式声传感的论文, 主要内容为以声学阵列模型构型而形成的声信号处理系统已经广泛应用于各种领域。“定向拾音”属于多通道语音增强技术,其以声学阵列为实施载体,以宽带波束形成为实现算法,以各类智能设备为应用目标,旨在为后端的智能应用提供高质量的音频输入。而基于现场可编程门阵列逻辑(FPGA)为主控的系统,可满足以声阵列为导向的嵌入式系统的复杂运算、精确控制、稳定交互、高吞吐和低延时的技术需求。本课题的研究总目标是采用ZYNQ平台设计FPGA主控下的实时声传感阵列系统,实现定向拾音的功能,并应用于不同声学环境进行性能测试。本课题的主要创新工作体现在:针对“定向拾音”的关键技术问题,包括现有算法拾音距离短、非平稳语音干扰抑制不足以及复杂声学环境下波达方向估计不准确,以及现有的DAQ+DSP/GPU/x86硬件方案数据吞吐量低、系统实时性弱以及功耗高,设计并实现了两种基于FPGA的声阵列系统的片上采集-处理-传输一体化方案,完成了片上定向拾音处理算法,该方案有效提升了声阵列系统的定向拾音性能,并展现出在复杂环境下语音定向拾取和终端智能语音交互方面的应用潜力。具体研究工作如下:1.硬件系统设计:针对上述现有系统层面的硬件方案局限性,设计和搭建了两套基于FPGA主控的声阵列系统,分别为48阵元的微机电系统(MEMS)数字麦克风阵列系统以及4阵元的光纤分布式声传感阵列系统。实现了基于FPGA的数字化定制和采集-处理-传输一体化的片上设计。同时完成了以上两套系统的硬件电路设计,包括印制电路板、外设配置和样机装配。2.硬件加速算法设计:针对上述现有算法层面的性能局限性,提出和实现了基于FPGA的硬件流水线式加速算法以实现高质量定向拾音。针对数字MEMS麦克风阵列系统,硬件加速集中于采集-处理-传输一体化的片上设计和基于视听一体的宽带语音波束形成算法;针对光纤分布式声阵列系统,硬件加速除以上内容外还包括:基于高速ADC的有限点周期性触发采集、Trace流-时间序列的抽取运算以及时分复用优化的3×3耦合器微分交叉相乘解调算法。3.性能测试实验:针对数字MEMS麦克风阵列系统,其满足实时稳定的工作,在给定的测试环境中能达到12.7 d B的分段信干噪比提升、0.96的扩展短时客观可懂度(ESTOI)、15 m的拾音距离和20°以内的波束角分辨率。针对光纤分布式声阵列系统,其满足实时稳定的工作,波达方向角度估计的均方根误差为2.4°,分段信干噪比提升4.3 d B,ESTOI达到0.92。
基于FPGA的永磁同步电机多轴伺服系统设计与控制研究
这是一篇关于FPGA,永磁同步电机,矢量控制,多轴伺服系统,分数阶控制的论文, 主要内容为随着全球制造业的高速发展,高性能伺服驱动系统的需求逐渐变得更加广泛。与此同时,对伺服驱动系统的控制性能也不断提出更高的要求,传统伺服驱动方法逐渐无法满足需求。本文设计了基于现场可编程门阵列(Field Programmable Gate Array,简称FPGA)的多轴伺服驱动系统,利用其并行特性和可编程性,在实现高精度控制的同时加快算法运行。并对速度环控制算法进行了研究,相对于整数阶,分数阶控制有更大参数整定范围,合理参数设计可实现更好的控制性能。介绍永磁同步电机(Permanent Magnet Synchronous Motor,简称PMSM)的物理结构、数学模型、矢量控制原理。设计以FPGA芯片为核心的伺服系统电路。采用硬件描述语言实现永磁同步电机三轴伺服系统,各轴分别实现电流环和速度环的双闭环控制,包括Clark变换模块,Park变换模块,反Park变换模块,空间矢量脉宽调制模块,三角波发生模块,速度控制器模块,电流控制器模块,电流采样模块等。利用FPGA的并行处理能力保证多电机控制信号输出的同步性,结合分时复用和流水线技术,综合优化运行时间与资源的占用,实现了一种基于FPGA的永磁同步电机多轴伺服控制系统。研究PMSM速度环控制策略和具体实现。对电机模型进行参数辨识。利用辨识出的电机模型进行分数阶控制器设计。研究了三种典型分数阶算子的数值离散方法以及离散阶次对分数阶算子离散效果的影响,进一步提出了一种基于FPGA的分数阶算子高性能数值离散方法,在实现高精度拟合的同时加快分数阶算子计算速度,从而提高系统响应的快速性能和鲁棒性。基于搭建的硬件系统,进行了完整的单板功能测试和实验验证。对设计的基于FPGA的多轴控制系统和速度环控制器算法进行实验。结果表明,基于FPGA实现的PMSM多轴伺服系统可实现多电机高效控制;提出的高阶数值离散分数阶控制器性能良好,在鲁棒性和动态响应性能上得到提升。
基于FPGA的便携式实速测试设备设计与实现
这是一篇关于FPGA,自动测试设备,实速测试,扫描链,测试压缩的论文, 主要内容为摩尔定律驱动下芯片的集成度和复杂性不断增加,这对芯片的验证和测试工作提出了更高的要求。结合可测性设计使用自动测试设备(Automatic Test Equipment,ATE)可以有效筛选出故障芯片,但ATE成本过于高昂且功能复杂冗余,对于中小型芯片设计公司或高校科研而言并不实用。因而近年来出现了大量基于FPGA的低成本测试设备的研究工作,但很少有研究采用扫描测试的方法且都没能实现芯片的实速测试。本文提出了一种基于FPGA的便携式、低成本和可配置的芯片扫描测试方法,实现了慢速扫描测试和实速测试,可有效筛选芯片的固定故障和时延故障,并基于Golomb编码对测试数据实现大幅度压缩,有效减少了数据存储和传输开销。本文的主要工作如下:·分析了基于FPGA的芯片测试的性能与设计了测试开发板平台方案:在现有的原型板上,使用FPGA生成测试信号,对目标芯片内的扫描链进行bypass移位测试,对测试激励和测试响应进行了性能分析;并且根据待测芯片内的可测性设计,将测试所需管脚全部与FPGA相连,设计了新的测试平台方案和原理。·系统设计与验证了基于FPGA的便携式实速测试设备的Verilog逻辑:在新的测试开发板平台上实现了针对芯片的慢速扫描测试和实速测试的Verilog硬件设计,支持主控芯片与FPGA的通讯以实现测试模式的可配置以及测试码的传输,以支持测试流程的执行;对FPGA内的逻辑设计实现分模块以及系统级的验证,并进行板级测试验证功能正确性。·设计了测试程序与并通过实验结果验证了基于FPGA的便携式实速测试设备的功能:在开发板和FPGA内逻辑设计的基础上,完成基于FPGA的便携式实速测试设备的程序设计,实现慢速扫描测试和实速测试的测试流程,并通过网口TCP协议实现主控芯片与上位机的交互,使用Python实现测试响应与标准结果的比对。经过实验验证,本设计可以准确检出芯片的固定故障和时延故障,以及测试芯片的最高工作频率,间接获得芯片的关键路径延时。·使用无损压缩算法压缩测试数据:为了解决测试数据量过大问题,选取常见的游程编码(Run-length code)、哈夫曼编码(Huffman code)和哥伦布编码(Golomb code)对实际测试数据进行压缩,比较压缩率;实现三种编码解码模块的设计,比较硬件占用;综合选取了哥伦布编码作为本项目的测试压缩编码,可以实现55.46%的测试数据压缩率。
基于FPGA的印刷品缺陷检测系统的设计与实现
这是一篇关于机器视觉,FPGA,缺陷分类,OpenCV的论文, 主要内容为制造业是一个国家实力的体现,而印刷工业是其中的重要组成部分,随着经济的发展,印刷工业如何利用先进技术创新发展成为不得不面对的问题。在实际的生产过程中,印刷品经常出现印刷质量问题,譬如漏印、墨点、划伤等缺陷,并且当前的印刷缺陷还会对后序的印刷产生影响,这些问题的出现直接决定着企业生产的印刷品能否得到客户的认可和满意。但是以往对于印刷品缺陷的检测和识别都是依靠人眼来观察,耗时长并且准确率也不高。因此为了解决这些印刷品缺陷问题,设计开发一款基于FPGA(现场可编程逻辑门阵列)的能够对印刷品的缺陷问题进行高效实时检测的印刷品缺陷检测系统来解决现阶段印刷品制造业中出现的问题,具有非常重要的意义。本系统的开发过程经过了实地调研,所开发的功能符合实际应用,能够较为圆满地解决生产过程中存在的印刷缺陷问题。本系统搭建了人机交互的可视化Web系统,首先,在硬件平台对印刷品进行拍照操作后,由用户通过交互模块提交标准图像模板和检测流程,数据传入后台,通过模板与待检测图片进行图像匹配,从而得到检测区域并对检测区域进行不同错误类型的检测,检测结果包含错误类型与错误位置两个参数。系统将标记出相对应的缺陷位置并标明缺陷类型,并将检测结果实时反馈,以方便客户针对特定的缺陷类型进行相应的处理。Web系统使用Python语言编写,采用了当前最新的Vue.js前端框架进行开发设计,运用模块化编程方式,便于二次开发。本系统图像分割模块采用了 FPGA加速实现,从而使得图像分割流程能够高速完成。在印刷品的分类检测程序中,采用了 HOG(方向梯度直方图)特征提取及SVM(支持向量机)分类的方式,使得系统对于不同的印刷品缺陷都能够进行有效的识别和分类,同时采用了 OpenCV中关于图像处理的有关接口来具体实现。本系统基于机器视觉有效解决了当前市面上存在的印刷品缺陷检测交互性差、速度慢、准确率低等问题,相比较传统的印刷品检测系统取得了长足的进步,对整个印刷品行业的发展起到了推动作用。
摩尔斯短波无线通信系统的设计与实现研究
这是一篇关于短波无线通信,摩尔斯码,FPGA,SOC设计,IP核的论文, 主要内容为短波通信以天波传播为主,在非协作远距离无线通信领域具有其它通信手段无法替代的地位,是战略通信网和应急后备通信系统的重要支撑。基于摩尔斯码的短波无线通信系统具有信号频带窄,易于接收识别,设备简单经济,体积小,机动灵活和发射功率小等优点,在军事、航海、气象、民航以及民用等远距离通信领域得到广泛应用。摩尔斯短波无线通信系统本质上是一种数字通信系统,摩尔斯码处理、调制解调等关键部件都可以采用数字系统设计工具开发出原型系统。为此,本文采用IP核与SOC技术在FPGA中实现摩尔斯码信号处理系统,数字调制解调和收发信机等部件则采用模块化的方法进行设计实现,可以降低设计的风险,缩短开发周期,优化系统设计。本文主要工作包括:(1)运用IP软核复用与FPGA相结合的方法,完成了基于MC8051 IP核的处理摩尔斯码SOC系统的设计。系统设计的关键是摩尔斯码串行异步接收发送模块(M-SARTIP核)的设计,对其设计进行了重点分析。SOC系统是在基于Xilinx Artix-7芯片的FPGA平台实现的。(2)从短波无线通信系统的基本组成结构入手,以模块化设计的方法完成了一个工作在7MHz的短波无线通信系统的设计,其输入输出设备是处理摩尔斯码SOC系统,收发器是一个体积小巧、简单便携的摩尔斯码等幅报收发信机,本系统设计的重点和难点就是收发信机的设计。(3)搭建实验平台,验证处理摩尔斯码SOC系统及其无线通信系统的摩尔斯码信号自动处理的功能。实验结果表明本文设计方案可行,在近距离传输时系统性能可靠。
本文内容包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主题。发布者：毕设助手 ，原文地址：https://bishedaima.com/lunwen/47693.html
