基于SystemC的SM4国密算法仿真程序的设计与实现
这是一篇关于SystemC,SM4算法,IP核,数据加密标准的论文, 主要内容为随着芯片设计和芯片集成复杂度日益增高,传统的设计方法在使用HDL语言设计复杂系统时,设计效率比较低下,设计者需要耗费大量时间和精力将算法从软件实现手工转化成硬件实现。为解决这些问题,系统级描述语言SystemC被提出,它既保留了 C++的语言特性,又具备硬件描述的能力,使用SystemC可以方便地将一个软件算法进行硬件实现。SM4算法是由我国自主设计的国密算法,是一种分组对称密码算法,广泛用于加密通信,具备较高的安全性。本文基于车联网中车载通信的场景,使用SystemC对SM4国密算法进行了仿真程序的设计和实现,旨在研究硬件设计的SM4 IP核的不同结构及其性能表现,期望作为安全芯片和硬件安全模块HSM中的密码算法模块进行集成使用。本文首先阐述了密码算法和SystemC的国内外研究现状,然后详细介绍了知识产权IP、SystemC、仿真平台和SM4算法等内容,接着以车联网车载通信为应用场景,明确了系统的功能需求和非功能需求,为IP核的设计与验证提供指导。随后在IP核的设计与实现章节,基于SystemC的设计流程,先建立了行为级模型作为验证模型,在此基础上建立RTL级模型,对SM4 IP核的多种架构进行设计,包含基本循环结构、全流水线结构、基于循环和流水线的平衡结构。最后对IP核进行仿真验证与综合,使用综合器对五种结构的SM4 IP核进行综合实现,比对不同结构的性能表现,得到相关资源占用和吞吐量等数据,结果证明设计的几种结构都能在100 MHz的频率下工作,全流水线结构的吞吐量大约达到1.32 Gbps,基本循环结构的吞吐量为420.36 Mbps,全流水线结构以4.85倍资源的消耗换取了 31.29倍吞吐量的提升。本文针对SM4算法设计的仿真程序经过开发与测试工作,符合预期效果。
基于SystemC的SM4国密算法仿真程序的设计与实现
这是一篇关于SystemC,SM4算法,IP核,数据加密标准的论文, 主要内容为随着芯片设计和芯片集成复杂度日益增高,传统的设计方法在使用HDL语言设计复杂系统时,设计效率比较低下,设计者需要耗费大量时间和精力将算法从软件实现手工转化成硬件实现。为解决这些问题,系统级描述语言SystemC被提出,它既保留了 C++的语言特性,又具备硬件描述的能力,使用SystemC可以方便地将一个软件算法进行硬件实现。SM4算法是由我国自主设计的国密算法,是一种分组对称密码算法,广泛用于加密通信,具备较高的安全性。本文基于车联网中车载通信的场景,使用SystemC对SM4国密算法进行了仿真程序的设计和实现,旨在研究硬件设计的SM4 IP核的不同结构及其性能表现,期望作为安全芯片和硬件安全模块HSM中的密码算法模块进行集成使用。本文首先阐述了密码算法和SystemC的国内外研究现状,然后详细介绍了知识产权IP、SystemC、仿真平台和SM4算法等内容,接着以车联网车载通信为应用场景,明确了系统的功能需求和非功能需求,为IP核的设计与验证提供指导。随后在IP核的设计与实现章节,基于SystemC的设计流程,先建立了行为级模型作为验证模型,在此基础上建立RTL级模型,对SM4 IP核的多种架构进行设计,包含基本循环结构、全流水线结构、基于循环和流水线的平衡结构。最后对IP核进行仿真验证与综合,使用综合器对五种结构的SM4 IP核进行综合实现,比对不同结构的性能表现,得到相关资源占用和吞吐量等数据,结果证明设计的几种结构都能在100 MHz的频率下工作,全流水线结构的吞吐量大约达到1.32 Gbps,基本循环结构的吞吐量为420.36 Mbps,全流水线结构以4.85倍资源的消耗换取了 31.29倍吞吐量的提升。本文针对SM4算法设计的仿真程序经过开发与测试工作,符合预期效果。
基于APB总线的CAN总线数字IP设计
这是一篇关于CAN总线控制器,IP核,APB总线,FPGA的论文, 主要内容为随着新能源汽车、智慧交通以及自动驾驶技术的不断发展和进步,伴随而来的车内互联线束增多、信息交互频繁等问题都给车载电子技术带来了不小的挑战。CAN(Controller Area Network)总线因其具有实时性高、容错能力强、支持分布式控制以及配置灵活等独特优点,成为了汽车电子领域中使用最多的现场总线,如今更是被广泛应用于工业控制自动化、智慧城市甚至是航空航天等诸多领域。但是有关CAN控制器的研究在我国起步较晚,且设计的芯片大多是独立CAN控制器,能够进行系统集成的CAN控制器芯片相对较少,其性能和应用场景都十分有限。针对这一现状,本论文的主要研究内容是设计并实现一款基于APB总线的CAN总线控制器IP,相较于传统的板级分立式系统,有着更广泛的应用范围和应用前景,对实现CAN控制器国产化自主知识产权,摆脱芯片进口依赖的现状具有重要的意义。本文首先结合CAN总线的历史背景,深入分析了当前国内外CAN控制器的发展趋势。然后研究了CAN总线相关协议,重点对CAN总线的帧结构、CAN2.0协议的核心内容等进行了详细介绍,并对AMBA总线协议的基本特征及其在So C设计中的应用做了深入研究,以此为基础确定CAN控制器的整体功能。采用“Top-to-Down”的设计方法将控制器划分为接口管理逻辑、位数据流处理器、验收滤波器、位时序逻辑以及错误管理器这五个功能模块,采用Verilog HDL硬件描述语言分别完成各个模块的设计,实现了CAN总线控制器发送/接收过程中的位定时、错误检测、验收滤波、报文构造/分解等功能设计,并通过APB总线将CAN控制器集成于片上系统。接着搭建软硬件测试平台,使用Modelsim对设计的控制器进行功能仿真与结果分析,仿真结果表明各项功能正确,实现了预期的目标和要求。在完成仿真验证后将CAN总线控制器编译成位流文件下载到FPGA中,与USB-CAN调试工具组成不同的CAN节点进行通信测试,以此完成FPGA原型验证工作,验证结果表明设计的CAN控制器IP下载到FPGA中能够作为节点在网络中正常通信,符合CAN2.0B协议要求。最后采用DC综合工具基于SMIC 0.13μm工艺实现了控制器RTL代码到门级网表的转换,综合后的CAN IP实现了面积、时序和功耗间的平衡。综上结果,本文设计的基于APB总线的CAN控制器功能完善,完成了对控制器的设计、仿真、验证、综合等全部工作。此外使用APB总线增强了CAN控制器的可移植性和So C系统的可扩展性,具有一定的工程应用价值和良好的发展前景。
摩尔斯短波无线通信系统的设计与实现研究
这是一篇关于短波无线通信,摩尔斯码,FPGA,SOC设计,IP核的论文, 主要内容为短波通信以天波传播为主,在非协作远距离无线通信领域具有其它通信手段无法替代的地位,是战略通信网和应急后备通信系统的重要支撑。基于摩尔斯码的短波无线通信系统具有信号频带窄,易于接收识别,设备简单经济,体积小,机动灵活和发射功率小等优点,在军事、航海、气象、民航以及民用等远距离通信领域得到广泛应用。摩尔斯短波无线通信系统本质上是一种数字通信系统,摩尔斯码处理、调制解调等关键部件都可以采用数字系统设计工具开发出原型系统。为此,本文采用IP核与SOC技术在FPGA中实现摩尔斯码信号处理系统,数字调制解调和收发信机等部件则采用模块化的方法进行设计实现,可以降低设计的风险,缩短开发周期,优化系统设计。本文主要工作包括:(1)运用IP软核复用与FPGA相结合的方法,完成了基于MC8051 IP核的处理摩尔斯码SOC系统的设计。系统设计的关键是摩尔斯码串行异步接收发送模块(M-SARTIP核)的设计,对其设计进行了重点分析。SOC系统是在基于Xilinx Artix-7芯片的FPGA平台实现的。(2)从短波无线通信系统的基本组成结构入手,以模块化设计的方法完成了一个工作在7MHz的短波无线通信系统的设计,其输入输出设备是处理摩尔斯码SOC系统,收发器是一个体积小巧、简单便携的摩尔斯码等幅报收发信机,本系统设计的重点和难点就是收发信机的设计。(3)搭建实验平台,验证处理摩尔斯码SOC系统及其无线通信系统的摩尔斯码信号自动处理的功能。实验结果表明本文设计方案可行,在近距离传输时系统性能可靠。
基于APB总线的CAN总线数字IP设计
这是一篇关于CAN总线控制器,IP核,APB总线,FPGA的论文, 主要内容为随着新能源汽车、智慧交通以及自动驾驶技术的不断发展和进步,伴随而来的车内互联线束增多、信息交互频繁等问题都给车载电子技术带来了不小的挑战。CAN(Controller Area Network)总线因其具有实时性高、容错能力强、支持分布式控制以及配置灵活等独特优点,成为了汽车电子领域中使用最多的现场总线,如今更是被广泛应用于工业控制自动化、智慧城市甚至是航空航天等诸多领域。但是有关CAN控制器的研究在我国起步较晚,且设计的芯片大多是独立CAN控制器,能够进行系统集成的CAN控制器芯片相对较少,其性能和应用场景都十分有限。针对这一现状,本论文的主要研究内容是设计并实现一款基于APB总线的CAN总线控制器IP,相较于传统的板级分立式系统,有着更广泛的应用范围和应用前景,对实现CAN控制器国产化自主知识产权,摆脱芯片进口依赖的现状具有重要的意义。本文首先结合CAN总线的历史背景,深入分析了当前国内外CAN控制器的发展趋势。然后研究了CAN总线相关协议,重点对CAN总线的帧结构、CAN2.0协议的核心内容等进行了详细介绍,并对AMBA总线协议的基本特征及其在So C设计中的应用做了深入研究,以此为基础确定CAN控制器的整体功能。采用“Top-to-Down”的设计方法将控制器划分为接口管理逻辑、位数据流处理器、验收滤波器、位时序逻辑以及错误管理器这五个功能模块,采用Verilog HDL硬件描述语言分别完成各个模块的设计,实现了CAN总线控制器发送/接收过程中的位定时、错误检测、验收滤波、报文构造/分解等功能设计,并通过APB总线将CAN控制器集成于片上系统。接着搭建软硬件测试平台,使用Modelsim对设计的控制器进行功能仿真与结果分析,仿真结果表明各项功能正确,实现了预期的目标和要求。在完成仿真验证后将CAN总线控制器编译成位流文件下载到FPGA中,与USB-CAN调试工具组成不同的CAN节点进行通信测试,以此完成FPGA原型验证工作,验证结果表明设计的CAN控制器IP下载到FPGA中能够作为节点在网络中正常通信,符合CAN2.0B协议要求。最后采用DC综合工具基于SMIC 0.13μm工艺实现了控制器RTL代码到门级网表的转换,综合后的CAN IP实现了面积、时序和功耗间的平衡。综上结果,本文设计的基于APB总线的CAN控制器功能完善,完成了对控制器的设计、仿真、验证、综合等全部工作。此外使用APB总线增强了CAN控制器的可移植性和So C系统的可扩展性,具有一定的工程应用价值和良好的发展前景。
本文内容包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主题。发布者：毕设项目助手 ，原文地址：https://bishedaima.com/lunwen/54951.html
