推荐7篇关于SOPC的计算机专业论文

今天分享的是关于SOPC的7篇计算机毕业论文范文, 如果你的论文涉及到SOPC等主题,本文能够帮助到你

基于NiosⅡ的高速数据采集系统的设计与实现

这是一篇关于高速数据采集,SOPC,NiosⅡ,用户逻辑外设,CAN总线的论文, 主要内容为高速数据采集系统是脉冲激光测距机的重要组成部分,其采样率在很大程度上决定了脉冲激光测距机的测量精度。可编程的片上系统(SOPC)是一种新的软硬件协同设计的系统设计技术,是今后电路系统发展的一个重要方向。本文研究和分析了一种基于NiosⅡ的1Gsps采样率和8bit分辨率的高速数据采集系统的设计与实现。本文介绍了基于NiosⅡ的高速数据采集系统的设计与实现过程,包括相关知识的介绍、系统总体方案的设计、系统的软硬件实现以及系统的测试与讨论。本文利用在FPGA中定制的CAN总线控制器、片外的光耦以及CAN总线收发器来实现了CAN总线通信,并详细描述了CAN总线控制器的硬件逻辑和驱动程序的设计。另外,详细讨论了系统误差产生的原因,通过ADC的并行交替采样模式测量出该误差,并修正了最终的测量结果,使脉冲激光测距机的测量精度达到了设计要求。本文设计了一种基于用户逻辑外设的系统功能构建模式。该模式有利于提高系统控制的灵活性、减少外围芯片的数量、提高信号可靠性和降低整体成本,并使系统具有很强的扩展性。本文设计和实现的高速采集系统不仅能够满足脉冲激光测距机提高测量精度的要求,并对其它高速采集系统的研究和开发也具有重要的参考价值。

基于SOPC的网络视频监控系统的设计与实现

这是一篇关于SOPC,Nios II,H.263,CH374,DM9000的论文, 主要内容为此论文描述了网络视频监控系统在SOPC平台上的设计与实现。SOPC是近几年兴起的一种用于嵌入式开发的片上系统可编程技术，此技术在FPGA中实现微处理器，使得它不仅拥有微处理器系统的丰富软硬件资源，还具备FPGA系统的快速逻辑，被很多人认为是未来嵌入式系统发展的方向；同时也有许多人持观望态度，认为SOPC系统不够成熟。本文填补了SOPC技术在视频监控方面的应用空白，并通过实际应用来验证SOPC技术的特性，分析其优势和不足。本设计基于使用Nios Ⅱ嵌入式处理器的SOPC开发平台。与传统嵌入式系统相比，SOPC系统的开发提供了特殊的并行设计方式。顶层处理器设计提供Nios Ⅱ内核以及各类外设的Avalon总线接口；硬件系统设计以处理器为核心负责添加相应的IP核以及FPGA配置：软件系统设计以组件为基础提供相应驱动和应用程序。视频监控系统由视频信号的采集、编码和传输三部分组成。本系统的视频采集模块采用USB摄像头进行数据采集，基于CH374 USB接口芯片设计了USB主机控制器并提供相应的Nios Ⅱ驱动，通过USB主机控制器读取USB摄像头的图像信息，并转换为YUV420帧格式存储，以便视频编码器进行压缩；视频编码器采用网络性能出色的H.263标准，本文定制并在Nios Ⅱ中移植了H.263编码器，通过C2H编译器将关键算法转换为硬件加速器以提高视频编码器的性能；视频信号的传输采用以太网作为传输媒介，基于DM9000以太网控制芯片，设计DM9000的底层驱动，并实现与LwIP的接口，为软件系统提供了完整的网络体系。在此基础上，使用Socket接口设计了SOPC平台的UDP客户机和PC终端的服务器，将编码后的视频码流传输给远端服务器。本文实现了基于SOPC的视频监控系统，完成了视频采集，编码和传输的基本功能，并通过基于SOPC平台的优化使系统在局限性较强的硬件平台上达到了令人满意的效果。由此验证了SOPC技术的优良特性。 SOPC技术还处于起始阶段，并未成熟，资料和参考设计稀缺，本课题同样在尝试与摸索中进行开发，希望能对SOPC技术的发展和更多想要尝试SOPC设计的开发人员提供一点帮助。

面向SOPC的图形显示系统的设计与实现

这是一篇关于图形显示系统,硬件光标,硬件叠加平面,VGA,SOPC的论文, 主要内容为随着大规模集成电路的发展,芯片集成度越来越高,FPGA芯片所包含的逻辑单元,内部存储块等器件资源越来越丰富,其性能也越来越强。基于FPGA芯片的SOPC嵌入式系统已被应用到了医学仪器、汽车电子、测量仪器等多个领域,因此带有高分辨率的图形显示系统正逐渐成为SOPC系统的一个普遍要求。传统的嵌入式图形显示系统的设计方法由于成本、功能性和灵活性等方面的原因不能很好的适应SOPC嵌入式系统图形显示的需要,而且也不利于发挥SOPC系统的软硬件协同设计、系统可编程的特点。本文面向SOPC开发了带有VGA接口的图形显示系统硬件,对图形显示系统实际应用中一些影响系统性能的软件操作进行研究,运用硬件加速的方式来代替这些软件操作,提升系统性能。为图形显示系统硬件开发驱动程序,并设计简单的图形设备接口。本文首先研究一般的VGA控制器结构,分析VGA控制器内部的各个模块功能。其次,设计VGA时序信号产生逻辑,实现VGA标准的行场同步信号输出;设计Avalon从端口接口逻辑;采用Avalon主端口流水读模式,设计主端口的控制电路,实现由硬件控制的帧缓存像素数据自动读取;设计使用乒乓操作和输入输出流控制逻辑对读取的像素数据流进行控制;针对动态视频数据和应用程序信息同步显示所引发的系统性能下降和图像显示不稳定的问题,设计硬件叠加平面来解决这个问题;针对实际应用中软件光标操作复杂,耗费处理器资源和存储器总线带宽问题,设计用硬件光标来代替软件光标,实现硬件加速。再次,研究Altera SOPC Builder中自定义组件的实现方法,设计将开发的图形显示系统硬件封装成自定义组件;在NiosⅡIDE中进行图形显示系统的软件设计。在完成图形显示系统软硬件设计后,构建一个SOPC嵌入式系统,在系统中集成图形显示系统组件,将系统编译生成后的硬件电路下载到DE2开发板进行实际的图形显示效果测试,经过测试表明图形显示系统组件能够正常工作,应用程序通过调用显示系统组件驱动程序可以实现对硬件进行控制,通过调用图形设备接口可以实现绘图,文本显示操作。最后,介绍了图形显示系统在工业图像检测系统中的应用,运用硬件叠加平面设计以后,实现了检测系统中动态视频和应用程序信息稳定的同步显示,满足实际应用要求。通过系统测试和实际应用证明该方案可实现图形显示,提升系统性能,符合实际应用需求,系统具有很强的通用性和灵活性。

基于FlexRay协议的车载通信控制器的设计与验证

这是一篇关于FlexRay通信控制器,通信节点,Verilog,UVM,SOPC的论文, 主要内容为归因于机动车的智能化发展,车载芯片系统上的电子元器件不断增多,导致传统的车载总线协议CAN、LIN和MOST等已经无法满足其对通信带宽、实时性和安全性的更高要求。FlexRay就是为满足这种日益增长的需求而开发的一种数字总线,它在传输速率、安全性、实时性、灵活性等方面都有优化和改进。而在国内,FlexRay总线领域的研究主要集中于消息调度算法等应用层面,对于硬件的研究较为少,FlexRay硬件产品大多为国外公司所研发。因此,设计一款基于FlexRay协议的通信控制器,对降低成本以扩展FlexRay总线的应用,促进我国的汽车电子产品的发展具有重要意义。本论文旨在设计一种协议参数可配置、支持AHB总线访问的基于FlexRay协议的通信控制器。此通信控制器支持FlexRay v2.1协议,支持双通道,单通道传输速率最高可达10 Mbps,可以集成到支持AHB总线架构的SOC中。本文首先通过查阅资料了解了国内外对FlexRay总线的研究背景与方向,阐述了该研究的重要意义;其次,分析了FlexRay总线协议及其电气规范;在此基础上,参考现有独立的FlexRay通信控制器架构,确定设计功能和指标,将设计划分为系统接口区、接口缓冲区和FlexRay内核三个部分,使用Verilog硬件描述语言对各个部分进行描述,完成了FlexRay通信控制器的RTL设计;随后,制定验证方案,设定验证目标,搭建UVM验证平台,根据功能点开发测试用例进行仿真和验证,验证本设计的代码覆盖率达95%,功能覆盖率达100%,达成验证目标;最后,根据经典的FlexRay通信节点架构搭建测试平台,测试平台为由SOPC芯片和总线收发器TJA1080A组成的待测试节点1,和由MCU、接口转换模块、MFR4310和TJA1080A组成的参考节点2,共同构成的点对点连接的基于FlexRay总线的通信网络,经过初始化配置和测试后,查看两节点PC机上串口打印的数据,并与配置数据比较,结果表明本设计可以满足基于FlexRay协议的通信要求。

基于SOPC的可重构加/解密系统的设计与实现

这是一篇关于加/解密,可重构,SOPC,DES/3DES,AES的论文, 主要内容为论文通过对两种传统加密方式的分析研究,在硬件实现密码系统的设计中引入了可重构计算思想,并利用FPGA技术进行优化设计,设计实现了一种可重构密码处理系统,使其既能有效地支持多种不同的密码算法又可满足系统对性能和灵活性的需求,这种可重构加/解密系统的动态可变特性,提高了密码系统的可靠性,可广泛运用在信息安全领域。本文针对多种密码算法的可重构实现技术展开了研究,从系统的安全性、灵活性、可重构性等方面出发,结合DES/3DES、AES两种密码算法进行了可重构系统设计探索。本文系统地论述了基于SOPC的可重构加/解密系统的设计与实现。论文首先介绍研究背景和可重构技术的现状和研究意义,然后对分组密码进行了分析,重点阐述了本系统实现的算法基础：DES/3DES、AES算法,进而对可重构系统的实现技术、方法和所依托平台作了介绍,最后在此基础上详细地讨论了基于可重构计算技术的硬件密码处理系统的设计方法与实现过程。本系统以DES/3DES、AES密码算法为研究对象,根据算法的特征分析其可重构性,提出一种可在空间上实现资源共用、在时间上进行算法配置的重构模式,并用硬件描述语言Verilog HDL加以实现和优化,设计完成一个自定义的DES/3DES/AES可重构加/解密IP核,同时利用SOPC技术将该IP核、Nios II处理器、网络控制器等功能模块与相应的外围设备进行系统集成,实现一个可根据具体应用需求而灵活配置的加/解密硬件系统,并针对该硬件平台编写相应的驱动程序和应用软件,最终完成可重构加/解密系统的整体设计。该系统在Quartus II8.0集成开发环境下进行综合布局布线,用ModelSim SE6.0进行仿真验证,最后在DE2开发板上进行下载测试,结果表明该可重构加/解密系统能够稳定地运行在121.8MHz的时钟频率下,满足实际应用需求。整个设计硬件结构简单、灵活性强、安全性高,可被广泛应用于信息安全领域。

基于SOPC的可重构加/解密系统的设计与实现

基于FPGA的嵌入式视频图像检测系统的设计与实现

这是一篇关于FPGA,图像处理,字符检测,视频采集显示,SOPC的论文, 主要内容为图像检测系统可以快速获取大量信息,易于自动处理,也易于与设计信息以及加工控制信息集成,因此,在现代自动化生产过程中,人们将图像检测系统广泛地用于工况监视、成品检验和质量控制等领域。在当今工业应用中,人们要求图像检测系统趋向于小型化(即嵌入式)的同时,对图像检测系统的实时性要求越来越高。近年来,随着大规模集成电路的发展,可编程逻辑FPGA所包含的逻辑单元,内部存储块等资源越来越丰富,功能也越来越强大,因此FPGA在当前的嵌入式实时系统中得到广泛应用,同时FPGA凭借其强大的并行处理数据的能力和设计的灵活性在图像处理领域有着很大的优势。鉴于此,本文设计并实现了一个基于FPGA的嵌入式视频图像检测系统。基于FPGA设计的嵌入式视频图像检测系统主要包括三个部分,视频采集显示部分、图像预处理部分和图像检测部分。系统主要功能是用Verilog HDL设计硬件电路完成。本文通过设计帧缓存写控制器,将上一届两个师兄设计的视频采集模块和视频显示模块连接起来,并改进了他们的设计,构建了一个在显示动态视频图像的同时叠加显示人机交互界面的视频采集显示系统。针对FPGA适合大数据量规则运算和并行处理数据的特点,以字符图像检测为目标,设计了适合FPGA实现的图像处理算法硬件电路。在图像滤波阶段,设计了图像滤波的五级流水线结构,一次运算的时间即可完成中值滤波、膨胀、腐蚀滤波等五次运算,极大地提高了处理速度;在二值化阶段采用易于用硬件实现的直方图方法求取全局阈值,通过求取直方图的三个峰值来避免阈值误判,进而完成二值化;字符分割阶段应用投影法来分割字符,投影的本质就是统计像素点,硬件实现的速度快、资源占用少;特征提取阶段采用易于用硬件实现的具有统计性质的、根据局部特征的、适应性较好的13特征点提取方法来提取特征。在硬件设计完成后,用软件设计模板匹配,来完成字符检测,并把检测结果通过人机交互界面显示出来。本文通过SOPC技术集成硬件和软件设计,充分发挥软硬件各自的特点,实现软硬件协同操作,提高系统性能;设计适合FPGA实现的算法,克服硬件不宜实现复杂算法的弱点;充分发挥FPGA并行处理数据强的特点,使整个视频图像检测系统有很强的实时性;充分发挥了FPGA设计灵活的特点,对于不同的检测要求只需改变参数就可以了。经过系统测试表明,视频采集显示系统能够稳定实时的运行,在此基础上实现的视频字符图像检测系统能够准确地检测出字符的正误,并且系统有很强的实时性,同时消耗的FPGA逻辑资源也不多。

本文内容包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主题。发布者：源码货栈，原文地址：https://bishedaima.com/lunwen/54913.html